

PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:)	ا ا	13 .
TAKAO YONEHARA ET AL.	:	Examiner: Not Yet Known	2002 ENTER
Application No.: 10/059,171	;	Group Art Unit: 2871	2800
Filed: January 31, 2002	;) ;		
For: METHOD OF MANUFACTURING DISPLAY DEVICE)	August 9, 2002	

Commissioner for Patents Washington, D.C. 20231

SUBMISSION OF PRIORITY DOCUMENT

Sir:

In support of Applicants' claim for priority under 35 U.S.C. § 119, enclosed is a certified copy of the following foreign application, together with an English translation of the first page:

2001-024172 filed on January 31, 2001.



Applicants' undersigned attorney may be reached in our New York office by telephone at (212) 218-2100. All correspondence should continue to be directed to our address given below.

Respectfully submitted,

Attorney for Applicant

Registration No. __

FITZPATRICK, CELLA, HARPER & SCINTO 30 Rockefeller Plaza New York, New York 10112-3801 Facsimile: (212) 218-2200

NY_MAIN 281685 v 1

(translation of the front page of the priority document of Japanese Patent Application No. 2001-024172)

JAPAN PATENT OFFICE

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: January 31, 2001

Application Number: Patent Application 2001-024172

[ST.10/C] : [JP 2001-024172]

Applicant(s) : Canon Kabushiki Kaisha

February 22, 2002 Commissioner, Japan Patent Office

Kouzo OIKAWA

Certification Number 2002-3009898

AUG 1 2 TOME WHEN THE PROPERTY OF THE PROPERTY

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 1月31日

出願番号 Application Number:

特願2001-024172

[ST.10/C]:

[JP2001-024172]

出 願 人 Applicant(s):

キヤノン株式会社

2002年 2月22日

特許庁長官 Commissioner, Japan Patent Office 及川耕强



【書類名】

特許願

【整理番号】

4395035

【提出日】

平成13年 1月31日

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

H01L 27/12

H01L 21/02

【発明の名称】

表示装置の製造方法

【請求項の数】

8

【発明者】

【住所又は居所】

東京都大田区下丸子3丁目30番2号キヤノン株式会社

内

【氏名】

米原 隆夫

【発明者】

【住所又は居所】

東京都大田区下丸子3丁目30番2号キヤノン株式会社

内

【氏名】

坂口 清文

【特許出願人】

【識別番号】

000001007

【住所又は居所】

東京都大田区下丸子3丁目30番2号

【氏名又は名称】

キヤノン株式会社

【代表者】

御手洗 富士夫

【電話番号】

03-3758-2111

【代理人】

【識別番号】

100090538

【住所又は居所】

東京都大田区下丸子3丁目30番2号キヤノン株式会社

内

【弁理士】

【氏名又は名称】

西山 恵三

【電話番号】

03-3758-2111

特2001-024172

【選任した代理人】

【識別番号】 100096965

【住所又は居所】 東京都大田区下丸子3丁目30番2号キヤノン株式会

社内

【弁理士】

【氏名又は名称】 内尾 裕一

【電話番号】

03-3758-2111

【手数料の表示】

【予納台帳番号】

011224

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書

【物件名】

図面

【物件名】

要約書 1

【包括委任状番号】 9908388

【プルーフの要否】

【書類名】 明細書

【発明の名称】 表示装置の製造方法

【特許請求の範囲】

【請求項1】 スイッチング素子を有する第1の領域、及び周辺回路を有する第2の領域を備えた半導体膜を分離層上に有する部材を用意する工程、該第1の領域上に画像表示部を形成する工程、及び該第1及び第2の領域を該部材から分離する分離工程を有する表示装置の製造方法。

【請求項2】 前記部材は、半導体基板表面に多孔質層を形成し、且つ該多 孔質層表面に前記半導体膜を形成した後、前記第1及び第2の領域を形成して得 られる請求項1記載の表示装置の製造方法。

【請求項3】 前記部材は、半導体基板表面に前記第1及び第2の領域を形成した後、該表面側から所定深さにイオンを注入して前記分離層を形成して得られる請求項1記載の表示装置の製造方法。

【請求項4】 前記半導体基板は、単結晶シリコン基板、あるいは化合物半 導体基板である請求項2あるいは3記載の表示装置の製造方法。

【請求項5】 前記分離工程は、液体あるいは気体からなる前記流体を前記 分離層側面あるいは側面付近に噴きつけることにより行われる請求項1記載の表 示装置の製造方法。

【請求項6】 前記分離工程は、静圧下で行われる請求項1記載の表示装置の製造方法。

【請求項7】 前記部材から前記第1及び第2の領域が分離された後に残る 残留部材を用いて、前記部材を再度作製する請求項1記載の表示装置の製造方法

【請求項8】 スイッチング素子を有する第1の領域、及び周辺回路を有する第2の領域を備えた半導体膜を分離面上に有し、且つ該第1の領域上には画像表示部を備えていることを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、表示装置に関し、特に表示部と周辺回路部とが同一の半導体薄膜に形成された液晶表示装置に関する。

[0002]

【従来の技術】

液晶表示装置は、その高駆動能力化の為に表示領域及び周辺領域に用いられる 半導体として単結晶シリコンをベースに用いようとする動きがある。すなわち、 駆動素子やスイッチング素子等を単結晶シリコン基板表面に作製しようとする試 みである。その一例を図4に示す。

[0003]

図4中、1は単結晶シリコン基板、6はLOCOS絶縁層、7は遮光層、8は絶縁層、12は反射電極、13は画素電極、14は液晶層、15は共通透明電極、20はスイッチング素子等、21は周辺回路111は表示領域、112は周辺領域、51はシール材である。スイッチング素子等の詳細は省略しているが、単結晶シリコン基板をベースに当該スイッチング素子や周辺回路を形成し、駆動能力を高めている。

[0004]

ここで、駆動素子等の活性層として単結晶シリコン基板を用いる場合、駆動素子等からの発熱により駆動能力が低下する場合が考えられる。また、周辺回路の作製に、半導体装置の微細化・高集積化技術を多様する場合も、それらの回路からの発熱密度が飛躍的に大きくなることが懸念される。

[0005]

このような問題に対して、基板の裏面52側からバックグラインダーで半導体領域55を研削し半導体装置の薄層化する技術がある。

[0006]

【発明が解決しようとする課題】

しかしながら、バックグラインダーで研削する場合には、基板の殆んどを削ることになり、限りある資源の有効活用という面からは好ましいものではない。また、研削した場合にも、凡そ数百μm程度にしか薄層化できず、十分な発熱対策にはならない。

[0007]

本発明の目的は上記問題点に鑑み、表示領域及び周辺回路領域に用いられる薄膜化された半導体装置、及びその製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

本発明に係る表示装置の製造方法は、スイッチング素子を有する第1の領域、 及び周辺回路を有する第2の領域を備えた半導体膜を分離層上に有する部材を用 意する工程、該第1の領域上に画像表示部を形成する工程、及び該第1及び第2 の領域を該部材から分離する分離工程を有することを特徴とする。

[0009]

また、本発明に係る表示装置は、スイッチング素子を有する第1の領域、及び 周辺回路を有する第2の領域を備えた半導体膜を分離面上に有し、且つ該第1の 領域上には画像表示部を備えていることを特徴とする。

[0010]

【発明の実施の形態】

本発明の第1の実施形態につき図1を用いて説明する。

[0011]

まず、図1(a)に示すように、半導体領域130上に分離層100を介して半導体膜110を有する部材120を用意する。その後、上記半導体膜110の表示領域111にスイッチング素子109を、そして周辺領域112に周辺回路素子108を形成する。(図1(b))。ここで、スイッチング素子としは、MOSトランジスタを用いることができる。周辺回路素子としては、例えばマイクロプロセッサやメモリである。論理回路、データ信号プロセッシング、メモリー、高周波、電源、高耐圧、アナログ、音源、発振回路、光導波路、微小機械、生態素子、各種センサー回路である。

[0012]

次に、画像表示部113を前記表示領域111上に形成する(図1(c))。例えば、 画像表示部は、絶縁膜などの保護層114、TNなどの液晶層115、透明カバー116、 液晶用シール117を含み構成される。なお、図中118は、Si02などの保護層である

[0013]

その後、分離層100で部材120から半導体膜110を分離する。分離方法については後述する。なお、画像表示部113を形成する前に分離工程を行ない、その後当該表示部を形成しても良い。

[0014]

こうして、半導体膜110に形成された表示領域111及び周辺領域112を薄層化することができる。図3に、上記方法により作製した透過型のライトバルブを上面から見た図を示す。図中、500~503は駆動用ドライバー回路、504はメモリ、505はワイヤレス通信用回路、506はプロセッサーであるが、勿論これらの回路に限定されるものではない。ここでは、表示装置として液晶を用いる場合を示したが、液晶表示装置に限らず、DMD、有機EL、ペーパライクディスプレイ(たとえば特開平11-316397号公報に記載されている。)、プラズマディスプレイなどを用いることもできる。

[0015]

なお、分離層が多孔質構造を有している時には、半導体膜110に残留する分離層はそのままにしておくこともできる。この場合、多孔質構造は高抵抗であるので各素子間のリーク電流を抑制することができる。また、分離層がゲッタリングサイトになり、プロセス中の金属汚染耐性が増す。勿論、必要に応じて半導体膜110残留する分離層100をエッチングや研磨によって除去してもよい。

[0016]

上述の工程により作製されたライトバルブを反射型の表示装置として用いる場合は特に必要ないが、透過型として用いる場合には更に下記の工程を行う必要がある。すなわち、図1 (e)に示すように絵素部の半導体膜110を分離層100側からエッチング等により除去し(くり貫き)、光が透過するようにする。くり貫かれた部分150には、必要に応じて、透明樹脂やガラスなどの透明シール材151で封入することができる(図1 (f))。

[0017]

なお、分離後(場合によっては残留分離層除去後)は、ガラス基板や、シリコン基板、あるいは直接ヒートシンクに貼り付けることもできる。

[0018]

次に、本発明の第2の実施形態について図2を用いて説明する。

上述の実施形態と異なる箇所は、画像表示部113の形成に先だって、表示領域111 における半導体膜110の絵素部150をくり貫くことである。

[0019]

図2(a)に示すように、半導体領域130上に分離層100を介して半導体膜110を有する部材120を用意する。そして、図2(b)に示すように表示領域111にはスイッチング素子109を、周辺領域112には周辺素子108を形成する。

[0020]

その後、表示領域111の内絵素部150をエッチング等により除去し(くり貫き) 、当該くり貫き部分に透明シール材151を充填する。次に、画像表示部113を表示 領域111に形成する。詳細は上述の実施形態1と同様である。

[0021]

図2 (e) に示すように、分離層100で半導体膜110を分離する。こうして、半 導体膜110に形成された表示領域111及び周辺領域112を薄層化することができる 。なお、図2 (f) に示すように、残留する分離層100を除去してもよい。

[0022]

以下、上述の実施形態1及び2における、分離層、半導体膜、部材、分離方法 について説明する。

[0023]

分離層100は、具体的には単結晶シリコンウエハ表面の陽極化成により形成される多孔質シリコン層や、単結晶シリコンウエハの所望の深さに水素、ヘリウム、窒素、希ガス等のイオンを注入して形成されるイオン注入層である。

[0024]

前者の場合には、部材120を形成するには、多孔質シリコン層上にCVD法等を用いて単結晶シリコンなどの非多孔質薄膜を成長させる。また、分離層100を多孔度の異なる複数の層で構成することもできる。例えば、半導体領域130側から高多孔度層、低多孔度層と2層の構成にしてもよいし、あるいは半導体領域130側から低多孔度層、高多孔度層、低多孔度層と3層構成にすることもできる。高多孔度層の場合の多孔度は、10%から90%、低多孔度層の場合の多孔度は、0%から7

0%の範囲で利用可能である。多孔度の異なる複数の層の形成は、陽極化成の際 の電流密度を変えたり、化成溶液の種類あるいは濃度を変えることで実現できる

[0025]

陽極化成により多孔質層を形成した場合には、該多孔質層上へ半導体膜110を 成長させるに先だって、多孔質の孔の内壁に窒化膜あるいは酸化膜などの保護膜 を設ける保護膜形成工程、や水素を含む雰囲気中での熱処理工程を行うのがよい 。勿論、上記保護膜形成工程後、前記熱処理工程を行うことも好ましい。

[0026]

更に、CVD法により半導体膜110を成長させる場合には、所定の厚み(例えば10 nm)までは、20nm/min. 以下の低成長速度で行うのがよい。

[0027]

また、半導体膜110としては、非多孔質単結晶シリコン薄膜や、GaAs、InP、GaN等の化合物半導体膜を用いることができる。半導体膜が単結晶シリコンの場合に原料ガスとして、SiH2Cl2、SiHCl3、SiCl4、SiH4、あるいはHClガスを添加しても良い。形成方法はCVD法に限らず、MBE法、スパッター法等も可能である。

[0028]

なお、多孔質層を水素を含む雰囲気中で第1の熱処理した後、当該第1の熱処理温度よりも高い温度で第2の熱処理することも好ましいものである。第1の熱処理温度としては、800℃~1000℃、第2の熱処理温度として、900℃~融点の範囲で利用できる。これにより多孔質層表面の孔の封止が十分行われるのである。例えば、第1の熱処理温度を950℃で行い、第2の熱処理を1100℃で行うことができる

[0029]

後者のイオン注入を用いて分離層を形成する場合には、周辺素子108やスイッチング素子109を半導体膜110に形成した後に、所望の規定深さにイオン注入を行うことが望ましい。素子等の形成には通常800℃程度のプロセス温度が必要であるが、水素イオン等が注入された分離層は400~600℃で微小気泡(マイクロバブル、マイクロキャビティ)が凝集し、分離が生じたり、水素イオン等が拡散した

りするからである。もちろん、かかる現象が生じないようにすれば、イオン注入 工程後に、周辺素子、スイッチング素子を形成してもよい。

[0030]

また、部材120としては、CZ法、MCZ法、或いはFZ法などで作製された単結晶シリコンウエハのみならず、基板表面が水素アニールされたウエハ、あるいはエピタキシャルシリコンウエハなどを用いることができる。勿論、シリコンウエハのみならずGaAs基板やInP基板等の化合物半導体基板も用いることができる。

[0031]

また、分離方法としては、分離層側面付近に液体や気体等の流体を噴きつけたり、流体による高圧を静圧下で印加する方法がある。静圧下で分離するには、例えば次のような圧力印加機構が必要になる。即ち、部材の周辺部の少なくとも一部を取り囲んで密閉空間を構成するための密閉空間構成部材、及び前記密閉空間内に外部の空間よりも高い圧力が印加できる圧力印加機構である。液体としては、水、エッチング液、アルコール、そして気体としては、空気、窒素、アルゴンガスなどである。更に、流体に超音波を印加しておくことも可能である。

[0032]

なお、とりわけ分離層を水素等のイオン注入により作製した場合には、400℃ から600℃程度の熱処理を施すことで、イオン注入により形成される微小気泡層 が凝集するので斯かる現象を利用して分離することもできる。

[0033]

その他、引っ張り、剪断、圧縮等の外力によって分離したり、レーザー等により分離層を加熱して分離することができる。

[0034]

以下、本発明の実施例について説明する。

[0035]

(実施例1)

300mm直径の比抵抗 O. 0 1 Ω・c mのP型あるいはN型の第1の単結晶 S i 基板を、HF溶液中において陽極化成を行った。陽極化成条件は以下のとおりであった。

特2001-024172

電流密度 : 7 (mA·cm-2)

陽極化成溶液 : HF: H2O: C2H5OH=1:1:1

時間 : 11(分)

多孔質Siの厚み : 12 (μm)

多孔質Si層は、当該多孔質Si層上に高品質エピタキシャルSi 層を形成させることができ、さらに分離層として用いることができるよう多孔度を調整した。 具体的には20%であった。なお、多孔質Si層の厚さは、上記の厚さに限らず、数百 μ mから0.1 μ m程度まで使用できある。

[0036]

多孔質Si層の厚さは、これに限っておらず、数百μmから0.1μm程度まで使用できる。

[0037]

この単結晶Si基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。この多孔質Si層の表面をフッ酸で処理し、孔の内壁の酸化膜を残して、多孔質Si層の表面の酸化膜のみ除去した後、多孔質Si上にCVD(Chemical Vapor Deposition)法により単結晶<math>Siを0.15 μ mエピタキシャル成長した。成長条件は以下の通りである。

ソースガス : SiH2C12/H2

ガス流量 : 0.5/180 1/min

ガス圧力 :80Torr

温度 :950℃

成長速度 : 0. 3 µ m/m i n

エピタキシャル成長に先立って、水素含有雰囲気中の熱処理を行った。これは、表面孔を封止するために行う。本熱処理に加えて、微小なSi原子を原料ガスなどにより付加し、その表面孔封止を補っても良い。

[0038]

ここに出来た基板は、通常用いられているエピウエハと同一のウエハとして扱 うことが出来る。異なるのは、エピ層の下に多孔質層が形成されていることのみ である。

[0039]

このエピ層に、ウエハの中央に対角11インチのactive matrixLCD用のスイッチング素子、その周辺部に周辺シフトレジスタ、駆動回路、マイクロプロセッサー、ロジックIC、メモリ等の周辺回路を作製した。LSIの作製は、通常と全く同じ工程を通すことにより、従来と同一の性能を持つLSIを作製できた。

[0040]

なお、液晶表示部は以下のように形成される。

- 1) 半導体層の形成(たとえば0.15ミクロン)。これはすでにエピタキシャル層 として形成されている。
- 2) ゲート絶縁層形成 (たとえば0.1ミクロン)。
- 3)上記2層のパターニング(メサ型エッチング、LOCOS、トレンチ等)。
- 4) ゲート電極の形成(低抵抗多結晶Siにより形成し、厚さとしては例えば0.5 ミクロン)。ボロンやリン等のドーピング工程も含む。
- 5) ゲート電極のパターニング。
- 6) ソース・ドレインへのイオン注入。
- 7) 絶縁層形成(たとえば0.7ミクロン)。
- 8) 配線とドレイン電極のためのコンタクトホール形成。
- 9) 配線用Al形成後、パターニング(たとえば0.6ミクロン)。
- 10) 層間絶縁膜形成(たとえば0.6ミクロン)。
- 11) コンタクトホール形成(基板側絵素電極)。
- 12) ITO等の絵素電極形成。
- 13) 配向膜の形成。
- 14) IT〇等の透明対向電極を透明ガラス基板全面に形成(対向基板)。
- 15) TN型液晶を注入。

[0041]

こうして、アクティブマトリックス液晶表示セルが完成する。なお、エピタキシャル層形成後デバイス形成に先立って、当該エピタキシャル層を水素雰囲気中で熱処理することも好ましいものである。

[0042]

上記3)の半導体層のパターニングのところで絵素部の半導体層(本発明では、エピタキシャル層)を完全に除去する(上述の実施形態2に該当)。これにより、後に多孔質層で分離し、残留多孔質Siを除去した後には、絵素部は光が十分に透過することになる。

[0043]

なお、絵素部のSi層を除去しなくても良い。その場合には、多孔質層で分離し、残留多孔質を除去した後、絵素部のSi層を裏面からくり貫くことにより光が透過するようにしてもよい(上述の実施形態1に該当)。また、反射方式で用いる場合にはこのような工程は不要である。

[0044]

なお、残留多孔質層をそのままにしておくことも可能である。多孔質Si層の残留Si領域は空乏化しており、高抵抗化されている。これにより一種SOI的なデバイスの高速化、低消費電力化が可能となる。

[0045]

素子分離にトレンチを用いる場合には、周辺回路素子部の面積の縮小化やスイッチング素子の縮小化が達成される。また、トレンチあるいはLOCOSを多孔質Si 層まで達することにより、多孔質Si層の高抵抗性と合わせて、SOI+素子間分離と 同様の素子間絶縁性を達成することが出来る。

[0046]

次に、分離層として機能する多孔質Si層で分離を行った。

分離には、流体の圧力を利用した。流体には、気体、液体、あるいは、それらに 固体の粒体・粉体を含有したものがある。この実施例では、ウォータージェット (以下「WJ」と記述する)を記述するが、エアージェット、窒素ガスジェット、 その他気体ジェット、水以外の液体ジェット、氷やプラスチック片、研磨材の混 ざった流体ジェット、あるいはこれらの静圧を印加することも可能である。流体 は非常に微小な隙間へも流入し内部の圧力を上げることが可能で、外圧を分散し て印加できることが特徴である。また、一部に極端に圧力がかからないことから 、もっとも分離しやすい個所を選択的に分離させるという特徴がある。本発明の ように、半導体デバイスがすでに作製されている薄層全面を分離するには、最適 の手段である。

[0047]

分離の際には、透明ガラス基板全面が第1基板の表面側を支えている。ただし、ガラス基板の代わりに、フレキシブルなシート、プラスチック基板等を用いて も良い。

[0048]

透明ガラス基板全面で支えた第1の基板のエッジ付近に流体を印加し、多孔質Si層を全面で分離する。

[0049]

デバイス層側に残留した多孔質Siは、除去してもしなくても良いが、透過型で使用する場合には、少なくとも絵素部の裏面に残留している多孔質Si層は除去し、さらに表面側からエピ層を除去していない場合には、ここで、エピ層を除去する。エピ層を除去した後、透明樹脂や流動性ガラス等を埋め込んでも良い。

[0050]

液晶表示領域以外の部分にヒートシンク等を貼り付けることにより、熱放散性 を向上させることができる。

[0051]

液晶表示部に単結晶Si層を使用できるので、微小化しても高速スイッチングが 可能で高精彩液晶表示装置になる。

[0052]

表示領域、周辺回路領域ともに薄層化できるのでフレキシブルフィルム状の表示装置が作製可能である。また。周辺デバイスをも一体に作製することによって、コンピューターに必要なデバイス郡を表示装置周辺に作りこみ、ディスプレイー体型コンピューターの作製も可能となる。

[0053]

一方、分離して残った基板側は、残留多孔質層を除去して、必要であれば、エッジ等に残ったデバイス工程で形成された層を除去して、さらに必要であれば表面再研磨をして、再度同じ工程に投入できた。あるいは、別目的の基板として利

用できる。例えばダミーウエハである。

[0054]

なお、残された基板を表示装置の作製に利用する工程を繰り返す場合、デバイスを形成する層は、繰り返しの度に新規にエピタキシャル成長した層であるので、繰り返すことによるデバイスや液晶表示部の劣化は認められなかった。

[0055]

(実施例2)

実施例1においては、多孔質層は1層であったが、本実施例においては、多孔 度の異なる2層構成の多孔質層とした。

[0056]

まず、単結晶シリコン基板表面の陽極化成を以下の条件で行った。

電流密度 :8 (m A · c m - 2)

陽極化成溶液 : HF: H2O: C2H5OH=1:1:1

時間:5(分)

多孔質 Siの厚み :6(μm)

その後、以下の条件で陽極化成を行った。

電流密度 : 33 (mA·cm-2)

陽極化成溶液 : HF: H2O: C2H5OH=1:1:1

時間:80(秒)

多孔質 Siの厚み :3(μm)

こうして、単結晶シリコン基板側から多孔度45%の高多孔度層、更にその上に多孔度20%の低多孔度層が形成された。その後、実施例1と同様の工程を経て、表示装置を作製した。

[0057]

なお、2層の多孔質層の厚さは、 $6 \mu m/3 \mu m$ の構成でなくてもよく、陽極化成条件を変えることによって、厚さを可変させることができる。

[0058]

陽極化成液は、HF:H2O:C2H5OH=1:1:1でなくても良い。また、エタノールの代わりにIPA(イソプロピルアルコール)等の他のアルコール

を用いても良い。アルコールは界面活性剤として反応泡のウエハ表面付着を防止 することを目的としているので、アルコールでなくて他の界面活性剤でもよいし 、界面活性剤を添加せずに超音波で表面付着泡を除去してもよい。

[0059]

(実施例3)

抵抗率14Ω・cmのP型の単結晶Si基板を用意した。面方位は<100>であった。この単結晶Si基板表面に、表示領域にはスイッチング素子としてTF Tを、周辺回路として駆動回路、メモリ、マイクロプロセッサを作製した。

[0060]

その後、素子、回路形成層側から、所定の深さ(本実施例では、表面側から 10μ mの深さ)に水素イオンを注入してイオン注入層を形成した。注入量は、数 E16からE17/cm2であった。注入に際して、最表面に保護膜を形成して おいてもよい。

[0061]

次に、実施例1と同様の方法により、画像表示部を作製した。その後、流体として水をイオン注入層側面に噴きつけて分離を行った。あるいは、400℃~600℃で熱処理することで分離を行うこともできる。

[0062]

なお、表示装置の作製に市販の6インチ、8インチ、12インチの単結晶シリコンウエハを用い得ることは勿論勿論であるが、円形のウエハの周囲を削除し、四角形状にした後、表示領域、周辺領域等を作製することもできる。

[0063]

【発明の効果】

本発明により表示領域及び周辺回路領域を備える半導体装置を薄膜化することができる。また、表示領域及び周辺回路領域を1枚のウエハ上に配することにより、ディスプレイをコンパクトかつ薄型化が可能となる。

【図面の簡単な説明】

【図1】

本発明の実施形態の一例を示す模式的断面図である。

【図2】

本発明の実施形態の一例を示す模式的断面図である。

【図3】

本発明における表示装置を上面から見た模式図である。

【図4】


従来例を説明する為の模式的断面図である。

【符号の説明】


- 100 分離層
- 110 半導体膜
- 111 表示領域
- 112 周辺領域
- 113 画像表示部
- 120 部材
- 130 半導体領域


【書類名】 図面

【図1】




【図2】





【図4】



【書類名】

要約書

【要約】

【課題】 表示領域及び周辺回路領域に用いられる薄膜化された半導体装置、及びその製造方法を提供する。

【解決手段】 スイッチング素子109を有する第1の領域111、及び周辺回路108を有する第2の領域112を備えた半導体膜110を分離層100上に有する部材120を用意する工程、該第1の領域111上に画像表示部113を形成する工程、及び該第1及び第2の領域を該部材から分離する分離工程を有する表示装置の製造方法。

【選択図】

図1

出願人履歴情報

識別番号

[000001007]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都大田区下丸子3丁目30番2号

氏 名 キヤノン株式会社